SK hynix mantendrá su método actual de unión de memoria para los chips HBM4E, y postergará la adopción del hybrid bonding hasta la llegada de la HBM5. La decisión importa porque expone un límite físico sobre cuánta memoria puede apilarse para la próxima generación de chips de IA de Nvidia, lo que afecta la velocidad a la que puede avanzar el hardware de inteligencia artificial.
Qué ocurrió realmente
Según Tom's Hardware, SK hynix asegura que el hybrid bonding no estará listo a tiempo para los chips de memoria HBM4E. La compañía extenderá su proceso actual de unión MR-MUF durante toda la plataforma de chips de IA Rubin de Nvidia. La razón es una restricción física: los cubos de memoria HBM tienen un límite total de grosor de 775 micras. Esa cifra coincide con el grosor estándar de una sola oblea lógica de 300 mm, según el reporte. SK hynix planea introducir el hybrid bonding con su próxima generación de memoria HBM5, en lugar de con la HBM4E, según informó el medio. El reporte no incluyó un cronograma específico para la producción de la HBM5 ni para el debut del hybrid bonding.
Cómo llegamos hasta aquí
Los chips HBM apilan múltiples dados de memoria para aumentar el ancho de banda de los aceleradores de IA. SK hynix actualmente une estas pilas mediante su proceso MR-MUF, un método ya establecido y utilizado en generaciones anteriores de HBM. Se esperaba ampliamente que el hybrid bonding llegara con la HBM4E, la generación que alimentará la próxima plataforma Rubin de Nvidia. Sin embargo, el límite de grosor de 775 micras, equivalente a una oblea lógica estándar de 300 mm, obligó a cambiar los planes, según Tom's Hardware. SK hynix ahora llevará el MR-MUF a través de toda la era de la HBM4E y Rubin, reservando el hybrid bonding para la HBM5.
Por qué te importa esto
Para los compradores de chips de IA, esto significa que la generación Rubin de Nvidia llegará con el método de unión ya probado, lo que reduce el riesgo de suministro pero limita las ganancias en densidad de memoria. Para los fabricantes de memoria, queda claro que los límites físicos de empaquetado, y no solo los nodos de fabricación, ahora moldean la hoja de ruta. Para quienes siguen el hardware de IA aplicado a wearables y lentes de realidad aumentada, la densidad de memoria seguirá siendo un cuello de botella hasta que llegue el hybrid bonding con la HBM5. Los inversionistas que vigilan a los proveedores de memoria deben notar que el retraso afecta el momento, no la dirección, de la escalabilidad de la memoria de IA. Nada de esto cambia el suministro de chips de IA a corto plazo, pero sí marca las expectativas de cuándo estará disponible una memoria más densa.
La gran pregunta
Si el grosor físico, y no el rendimiento de fabricación, es ahora lo que limita la densidad de memoria de IA, ¿cuánto tiempo más puede el apilamiento por sí solo seguir el ritmo de la creciente demanda de cómputo de IA antes de que sea necesario un nuevo diseño de empaquetado? Esta pregunta va más allá de una sola empresa. Todo fabricante de chips de IA que depende de HBM enfrenta el mismo techo físico, desde las GPU de centros de datos hasta los futuros dispositivos de borde que podrían impulsar lentes de realidad aumentada y wearables.
Qué vigilar
Habrá que seguir de cerca el cronograma de envíos de la HBM4E de SK hynix junto con el lanzamiento de la plataforma Rubin de Nvidia, además de cualquier novedad sobre el desarrollo del hybrid bonding para la HBM5. El reporte no reveló fechas oficiales. Las próximas declaraciones de SK hynix, Samsung y Micron sobre tecnología de empaquetado mostrarán si este límite de 775 micras se convierte en una restricción para toda la industria.
