SK Hynix bleibt bei HBM4E-Chips vorerst bei seinem bewährten Bonding-Verfahren und verschiebt die Einführung von Hybrid Bonding auf die nächste Generation HBM5. Die Entscheidung ist deshalb bemerkenswert, weil sie eine physikalische Grenze dafür offenlegt, wie viel Speicher sich für Nvidias kommende KI-Chip-Generation stapeln lässt – und damit auch, wie schnell sich KI-Hardware künftig weiterentwickeln kann.
Was ist passiert
Wie Tom's Hardware berichtet, wird Hybrid Bonding nicht rechtzeitig für die HBM4E-Speicherchips einsatzbereit sein. Stattdessen führt SK Hynix sein bestehendes MR-MUF-Bondverfahren bis in die Ära von Nvidias Rubin-KI-Chip-Plattform fort. Grund dafür ist eine physikalische Beschränkung: HBM-Speicherwürfel dürfen eine Gesamtdicke von 775 Mikrometern nicht überschreiten. Dieser Wert entspricht laut Bericht genau der Standarddicke eines einzelnen 300-mm-Logik-Wafers. SK Hynix plant nun, Hybrid Bonding erst mit der nächsten HBM-Generation HBM5 einzuführen – nicht mit HBM4E, wie ursprünglich erwartet. Einen konkreten Zeitplan für die HBM5-Produktion oder den Start von Hybrid Bonding nennt der Bericht nicht.
Wie es dazu kam
HBM-Chips stapeln mehrere Speicher-Dies übereinander, um die Bandbreite für KI-Beschleuniger zu erhöhen. SK Hynix verbindet diese Stapel bislang mit seinem MR-MUF-Verfahren, einer etablierten Methode, die bereits bei früheren HBM-Generationen zum Einsatz kam. Eigentlich wurde erwartet, dass Hybrid Bonding mit HBM4E eingeführt wird – jener Generation, die Nvidias kommende Rubin-Plattform mit Speicher versorgt. Doch die Obergrenze von 775 Mikrometern, die exakt der Dicke eines Standard-300-mm-Logik-Wafers entspricht, zwang laut Tom's Hardware zu einem Kurswechsel. SK Hynix wird MR-MUF nun über die gesamte HBM4E- und Rubin-Ära hinweg nutzen und Hybrid Bonding für HBM5 aufheben.
Warum das wichtig ist
Für Käufer von KI-Chips bedeutet das: Nvidias Rubin-Generation wird mit dem heute bewährten Bondverfahren ausgeliefert. Das senkt das Lieferrisiko, begrenzt aber zugleich den Zugewinn an Speicherdichte. Für Speicherhersteller zeigt der Fall, dass nicht mehr allein die Fertigungstechnologie den Fahrplan bestimmt, sondern auch physikalische Grenzen der Verpackungstechnik. Wer KI-Hardware für Wearables und AR-Brillen im Blick hat, muss weiterhin mit dichterem Speicher als Engpass rechnen, bis Hybrid Bonding mit HBM5 verfügbar wird. Anleger, die Speicherhersteller beobachten, sollten beachten, dass die Verzögerung nur das Timing, nicht die grundsätzliche Richtung der KI-Speicherentwicklung betrifft. Kurzfristig ändert sich dadurch nichts an der Versorgung mit KI-Chips, wohl aber an den Erwartungen, wann dichterer Speicher verfügbar sein wird.
Die größere Frage
Wenn nicht mehr die Fertigungsausbeute, sondern die physikalische Bauteildicke die Dichte von KI-Speicher begrenzt, wie lange kann reines Stapeln dann noch mit dem wachsenden Rechenbedarf der KI-Branche mithalten, bevor ein grundlegend neues Verpackungsdesign nötig wird? Diese Frage betrifft nicht nur ein einzelnes Unternehmen. Jeder Chiphersteller, der auf HBM setzt, steht vor derselben physikalischen Grenze – von Rechenzentrums-GPUs bis hin zu künftigen Edge-Geräten, die einmal AR-Brillen und Wearables antreiben könnten.
Worauf man achten sollte
Beobachten sollte man SK Hynix' Lieferplan für HBM4E im Verhältnis zum Marktstart von Nvidias Rubin-Plattform sowie mögliche Neuigkeiten zur Entwicklung von Hybrid Bonding für HBM5. Offizielle Termine wurden im Bericht nicht genannt. Künftige Aussagen von SK Hynix, Samsung und Micron zur Verpackungstechnologie werden zeigen, ob sich die 775-Mikrometer-Grenze zu einem branchenweiten Engpass entwickelt.
