SK hynix va conserver sa méthode actuelle d'assemblage mémoire pour les puces HBM4E, repoussant le hybrid bonding à la génération HBM5. Cette décision n'est pas anodine : elle révèle une limite physique sur la quantité de mémoire empilable pour la prochaine génération de puces IA de Nvidia, avec un impact direct sur la vitesse à laquelle le matériel IA pourra progresser.
Ce qui s'est réellement passé
Selon Tom's Hardware, SK hynix indique que le hybrid bonding ne sera pas prêt à temps pour les puces mémoire HBM4E. L'entreprise va donc prolonger son procédé MR-MUF existant jusqu'à la plateforme IA Rubin de Nvidia. La raison invoquée est une contrainte physique : les cubes de mémoire HBM sont plafonnés à une épaisseur totale de 775 microns. Ce chiffre correspond, selon le rapport, à l'épaisseur standard d'une seule plaquette logique de 300 mm. SK hynix prévoit d'introduire le hybrid bonding avec sa mémoire de nouvelle génération HBM5, plutôt qu'avec la HBM4E, précise le média. Le rapport ne fournit aucun calendrier précis pour la production de la HBM5 ni pour l'arrivée effective du hybrid bonding.
Comment on en est arrivé là
Les puces HBM empilent plusieurs dies de mémoire pour augmenter la bande passante des accélérateurs IA. SK hynix assemble aujourd'hui ces empilements grâce à son procédé MR-MUF, une méthode éprouvée déjà utilisée sur les générations précédentes de HBM. Le hybrid bonding était largement attendu dès la HBM4E, la génération censée alimenter la future plateforme Rubin de Nvidia. Mais le plafond de 775 microns, équivalent à une plaquette logique standard de 300 mm, a contraint SK hynix à revoir ses plans, selon Tom's Hardware. L'entreprise va donc faire perdurer le MR-MUF tout au long de l'ère HBM4E et Rubin, en réservant le hybrid bonding pour la HBM5.
Pourquoi cela vous concerne
Pour les acheteurs de puces IA, cela signifie que la génération Rubin de Nvidia sortira avec une méthode d'assemblage déjà éprouvée, ce qui réduit le risque sur l'approvisionnement mais plafonne les gains de densité mémoire. Pour les fabricants de mémoire, cela montre que ce sont désormais les limites physiques d'assemblage, et non plus seulement les nœuds de gravure, qui dictent la feuille de route. Pour ceux qui suivent le matériel IA destiné aux objets connectés et aux lunettes AR, la densité mémoire reste un goulot d'étranglement tant que le hybrid bonding de la HBM5 n'est pas disponible. Les investisseurs qui surveillent les fournisseurs de mémoire doivent noter que ce report affecte le calendrier, pas la direction, de la montée en puissance de la mémoire IA. Rien de tout cela ne change l'approvisionnement à court terme en puces IA, mais cela fixe des attentes claires sur le moment où une mémoire plus dense deviendra disponible.
La question de fond
Si c'est désormais l'épaisseur physique, et non plus le rendement de fabrication, qui plafonne la densité de la mémoire IA, combien de temps le simple empilement pourra-t-il encore suivre la demande croissante en puissance de calcul IA avant qu'une nouvelle architecture d'assemblage ne devienne indispensable ? Cette question dépasse le cas d'une seule entreprise. Tout fabricant de puces IA dépendant de la HBM fait face au même plafond physique, des GPU de data centers jusqu'aux futurs appareils en périphérie de réseau susceptibles d'alimenter lunettes AR et objets connectés.
À surveiller
Il faudra suivre le calendrier d'expédition de la HBM4E de SK hynix en parallèle du lancement de la plateforme Rubin de Nvidia, ainsi que toute mise à jour sur le développement du hybrid bonding pour la HBM5. Aucune date officielle n'a été communiquée dans le rapport. Les futures déclarations de SK hynix, Samsung et Micron sur leurs technologies d'assemblage permettront de savoir si cette limite de 775 microns devient une contrainte à l'échelle de toute l'industrie.
